文章标签
SoC设计
-
RISC-V异构多核AI嵌入式系统:片上网络(NoC)数据传输与带宽优化策略深度解析
在当前飞速发展的AI时代,将人工智能能力嵌入到边缘设备中,正成为一个不可逆转的趋势。面对越来越复杂的AI模型和对实时性、能效比的极致追求,传统的片上总线架构已显得力不从心。特别是在RISC-V异构多核AI嵌入式系统中,如何高效地处理海量传...
-
RISC-V定制指令与NoC通信:QoS和虚拟通道是性能优化还是过度设计?
RISC-V的模块化架构,特别是其开放的指令集扩展能力,无疑为芯片设计带来了前所未有的灵活性。开发者可以根据特定应用场景(比如AI加速器、数字信号处理器或特定领域计算单元)定制指令,从而在性能、功耗和面积上实现极致优化。这些定制指令往往需...
-
RISC-V SoC 高性能设计:异构IP高效集成与NoC架构实战
在构建高性能、低功耗的RISC-V片上系统(SoC)时,我们常常会遇到一个核心挑战:如何将多核CPU集群、定制的硬件加速器以及各种差异巨大的外设IP(比如高速模数转换器ADC、数模转换器DAC,甚至是专门的图像处理单元、DSP模块等)有机...
-
RISC-V定制指令扩展:面向AI加速器片上网络高效数据传输的设计与应用
在人工智能(AI)加速器设计中,数据传输效率是至关重要的性能瓶颈。片上网络(NoC)作为一种高效的片上通信架构,被广泛应用于现代SoC设计中。然而,传统的处理器核心与NoC交互方式通常需要频繁的中断和数据拷贝,导致较高的延迟和处理器资源占...
-
RISC-V异构系统中的NoC拓扑抉择:定制指令通信的延迟与带宽深度解析
在高性能计算与边缘智能的交汇点,RISC-V架构的开放性与可扩展性正使其成为异构计算领域的新宠。尤其是它对定制指令集的天然支持,为特定领域加速器提供了前所未有的灵活性。然而,当多个RISC-V核心、各类定制加速器、通用处理器甚至不同IP模...
-
揭秘RISC-V芯片安全核心:物理不可克隆函数(PUF)如何守护IoT设备身份与密钥
在万物互联的时代,物联网(IoT)设备的安全性正成为一个日益严峻的挑战。从智能家居到工业控制,每一个联网设备都可能成为潜在的攻击面。如何为海量的IoT设备提供独一无二、不可篡改的身份,并安全地生成和管理加密密钥,是摆在所有开发者面前的难题...