文章标签
文章列表
-
RISC-V异构多核AI嵌入式系统：片上网络（NoC）数据传输与带宽优化策略深度解析
在当前飞速发展的AI时代，将人工智能能力嵌入到边缘设备中，正成为一个不可逆转的趋势。面对越来越复杂的AI模型和对实时性、能效比的极致追求，传统的片上总线架构已显得力不从心。特别是在RISC-V异构多核AI嵌入式系统中，如何高效地处理海量传...
-
未来十年：RISC-V如何携手DSP与MCU，重塑嵌入式AI的异构计算版图
说起来，嵌入式AI这股浪潮，真是把我们这些搞硬件、搞系统的人推到了一个前所未有的十字路口。传统的MCU和DSP，虽然在各自领域里耕耘多年，性能和能效比也迭代了好几代，但在面对现在、尤其是未来十年嵌入式AI那些“变态”级的实时性、功耗和模型...
-
RISC-V实时音视频分析：除了NN加速，数据预处理与后处理的硬件加速和低延迟系统集成究竟该怎么玩？
在RISC-V架构上实现高性能、低延迟的实时音视频分析，多数人的第一反应往往是聚焦于神经网络（NN）加速器。这没错，NN推理确实是计算密集型任务的核心。但作为一个系统工程师，我常常思考，整个“端到端”的链路上，真正的性能瓶颈和延迟“黑洞”...
-
Transformer模型在RISC-V NPU上的推理加速与兼容性挑战：边缘智能的性能突破之路
在当今的边缘计算领域，RISC-V架构以其开放性、可定制性和低功耗特性，正逐渐成为AIoT设备的热门选择。而Transformer模型，作为自然语言处理和计算机视觉领域的“全能选手”，因其强大的表达能力和卓越的性能，在云端大放异彩。但将这...
-
RISC-V平台轻量级Transformer模型极致能效推理：RVV、BFloat16与稀疏化的深度融合
在资源受限的RISC-V平台上部署轻量级Transformer模型，实现极致的能效比推理，是一项极具挑战但又充满吸引力的任务。本文将深入探讨如何结合RISC-V向量扩展（RVV）、低精度浮点运算（如bfloat16）和稀疏化技术，在有限的...
-
RISC-V向量扩展如何赋能Transformer推理加速：原理、实践与未来展望
Transformer模型，作为当下人工智能领域，特别是自然语言处理和计算机视觉的核心基石，其强大的能力背后是惊人的计算开销。无论是训练还是推理，动辄上亿甚至上千亿的参数量，都让传统的CPU捉襟见肘。我们都知道，像BERT、GPT这类大型...
-
RISC-V架构下用于深度学习的低功耗MAC指令设计方案
RISC-V架构下用于深度学习的低功耗MAC指令设计方案 深度学习模型的计算密集型特性对硬件提出了更高的要求，尤其是在移动和嵌入式设备上，功耗成为了一个重要的限制因素。乘法累加（MAC）操作是深度学习模型中最为核心的计算操作之一，因此...
-
RISC-V定制指令扩展：面向AI加速器片上网络高效数据传输的设计与应用
在人工智能（AI）加速器设计中，数据传输效率是至关重要的性能瓶颈。片上网络（NoC）作为一种高效的片上通信架构，被广泛应用于现代SoC设计中。然而，传统的处理器核心与NoC交互方式通常需要频繁的中断和数据拷贝，导致较高的延迟和处理器资源占...
-
RISC-V异构系统中的NoC拓扑抉择：定制指令通信的延迟与带宽深度解析
在高性能计算与边缘智能的交汇点，RISC-V架构的开放性与可扩展性正使其成为异构计算领域的新宠。尤其是它对定制指令集的天然支持，为特定领域加速器提供了前所未有的灵活性。然而，当多个RISC-V核心、各类定制加速器、通用处理器甚至不同IP模...
-
RISC-V定制指令与NoC通信：QoS和虚拟通道是性能优化还是过度设计？
RISC-V的模块化架构，特别是其开放的指令集扩展能力，无疑为芯片设计带来了前所未有的灵活性。开发者可以根据特定应用场景（比如AI加速器、数字信号处理器或特定领域计算单元）定制指令，从而在性能、功耗和面积上实现极致优化。这些定制指令往往需...
-
RISC-V SoC 高性能设计：异构IP高效集成与NoC架构实战
在构建高性能、低功耗的RISC-V片上系统（SoC）时，我们常常会遇到一个核心挑战：如何将多核CPU集群、定制的硬件加速器以及各种差异巨大的外设IP（比如高速模数转换器ADC、数模转换器DAC，甚至是专门的图像处理单元、DSP模块等）有机...
-
RISC-V自定义扩展：如何打造超低功耗音频DSP加速器，实现MPEG-H 3D Audio解码性能飞跃与能效优化
这些日子，RISC-V的热度我想大伙儿都感受到了，它不只是一种指令集架构，更像是一场关于芯片设计自由度的革命。尤其是在特定领域（DSA, Domain-Specific Architecture）加速器这块，RISC-V的可定制性简直是为...
-
RISC-V向量扩展：资源受限嵌入式设备中的性能与功耗平衡艺术
在嵌入式系统，尤其是那些对功耗极为敏感，同时又追求高性能计算的场景里，RISC-V向量扩展（RVV）无疑是一把双刃剑。它能显著提升数据并行处理能力，为人工智能推理、信号处理、图像处理等计算密集型任务带来飞跃性的性能增长。但伴随而来的，是对...
-
利用 RISC-V 向量扩展加速密码学算法：理论与实践
随着物联网、云计算和边缘计算的快速发展，密码学算法在保护数据安全和隐私方面扮演着越来越重要的角色。然而，传统的密码学算法在计算密集型操作中往往面临性能瓶颈。RISC-V 架构的向量扩展（Vector Extension，RVV）为加速密码...
-
RISC-V指令集扩展在可信执行环境中的应用：Enclave隔离与远程证明的挑战
在构建安全可靠的计算环境时，可信执行环境（TEE）正变得越来越重要。TEE提供了一个隔离的执行空间，即使在操作系统或其他系统软件受到威胁的情况下，也能保护敏感数据和代码。RISC-V，作为一个开放且模块化的指令集架构（ISA），为实现TE...
-
RISC-V芯片定制加密指令设计：M模式安全交互与隔离验证的深度实践
在RISC-V这个开放且高度可定制的指令集架构（ISA）世界里，为特定应用场景——尤其是高级加密操作——设计定制指令，已经成为提升性能和安全的关键路径。但仅仅增加指令是不够的，核心挑战在于如何确保这些定制硬件加速器与M模式（Machine...
-
RISC-V边缘安全新范式：M/S模式协同保护定制指令，深度解析轻量级固件设计与恶意软件防御
在当下万物互联的时代，边缘计算设备的普及让数据处理更靠近源头，这无疑提升了响应速度和效率。然而，随之而来的安全挑战也日益突出，尤其是当我们在这些资源受限的设备中引入定制安全指令（Custom Security Instructions，简...
-
RISC-V定制指令如何“潜入”操作系统深处：调度、中断、多核同步兼容性与最小化移植策略
RISC-V的魅力何在？对我来说，那份“定制化”的自由度简直是致命诱惑。它不像传统指令集那样固化，你可以根据特定应用场景，在标准ISA基础上添加自定义指令（Custom Instructions）。这无疑为性能优化和硬件差异化提供了无限可...
-
RISC-V 定制指令扩展：如何构建“最小而完备”的测试集，保障功能正确性与系统兼容性？
在RISC-V这个开放且灵活的指令集架构（ISA）世界里，定制指令扩展（Custom Instruction Extensions）无疑是其最大的魅力之一。它允许我们根据特定应用场景，比如AI加速、密码学处理或是边缘计算，来“注入”量身定...
-
揭秘！机器学习如何革新RISC-V处理器功能验证，效率与质量双飞跃的秘密武器
嘿，伙计们！在这个处理器设计日新月异的时代，特别是RISC-V这个开放指令集架构异军突起，它的灵活性、可定制化固然让人兴奋，但随之而来的，却是功能验证这个“老大难”问题变得更加复杂和艰巨。传统的手动测试用例编写、穷举式仿真，在面对RISC...